书接上文，本文继续对《硬件系统工程师宝典》进行介绍。其中的每一个点，都可以对应几章甚至一本书的篇幅来论述。这里只是抛砖引玉，重点要建立完整的体系。
3.信号完整性（SI）分析方法
3.1信号完整性分析概述
从广义上讲，信号完整性指的是在高速电路设计中，由互连线所引起的所有问题。研究信号完整性，可以根据信号的时域和频域特性，从时域和频域两个角度去研究。信号具备信号完整性，是指接收端能够接收到符合逻辑电平要求、时序要求和相位要求的信号。
对信号完整性的研究，可以归结为以下四类：
（1）单一网络的信号完整性问题；
（2）两个或多个网络间的串扰；
（3）电源和地分配中的轨道塌陷；
（4）来自整个系统的电磁干扰和辐射。
从产生信号完整性的根源上考虑，可以将产生信号完整性的原因分为以下几个：
（1）信号上升时间变短。信号的上升时间变短，从频域的角度来看，信号所对应的频带宽度变大，信号所对应的最高截止频率变高。过高频率的信号在传输的过程中会出现反射、串扰和色散等因素。从能量的角度考虑，高频部分的能量会过多消耗在传输路径上，从而导致接收端接收到的能量达不到阈值，不能达到进行正确逻辑判断的需求，从而导致了逻辑电平的传输错误。
（2）芯片的工作电压变低，噪声容限变小。导致信号在受到外部噪声干扰时，容易出现电平值的错误翻转。
（3）PCB器件布局及布线密度越来越高，寄生效应增强，串扰加大。不仅同平面的信号和器件之间相互影响，相邻层面的信号之间的影响也越来越严重。
（4）电源与地噪声所带来的信号高低电平阈值范围的缩小。电源与地平面的噪声来源主要有VRM、Core/IO跳变带来的噪声、平面谐振噪声、邻近电源耦合的噪声和其他耦合的噪声等。
信号完整性的问题，都可以用电压或电流的变化速度来衡量，即dV/dt或dI/dt，信号上升沿的时间越短，dV/dt或dI/dt的值就越大。
对于以上4类信号完整性问题，为了保证信号的质量：
（1）在设计PCB走线时，需要使信号在经过整个互连线时所感受的阻抗相同；
（2）为减小网络之间的串扰，应尽量加大走线之间的间距，并使走线与其非理想的返回路径之间的互感最小；
（3）为减小轨道塌陷的幅度，需要使电源/地路径的阻抗尽量减少，当阻抗较高不符合设计要求时，可以充分利用电源与地平面之间的耦合及添加相应的符合谐振特性的去耦电容，同时减小ΔI噪声；
（4）为减小电磁干扰，应尽量减小传输信号的带宽，并尽量使地阻抗达到最小；对于EMI，可以采取一定的屏蔽措施。
3.2信号的时域与频域
信号是反映信息变化的物理表现，信号的特性可以从时域和频域两个方面来描述。时域比较直观，能够从时间和信号的波形来观察结果，但是不容易发现和解决问题；频域分析会采用不同的频率对应不同的阻抗特性，比较容易定位问题点，从而解决问题，但频域分析没有明确的指标可以参考。傅里叶变换可以将信号从时域变换到频域，傅里叶逆变换可以将信号从频域还原为时域。
波形上升时间越短，信号带宽越大，包含的高频成分越多。对信号带宽的定义最常用的有以下两种：
BW=0.3/Tr
BW=0.5/Tr
其中Tr指信号的上升时间，一般是10%~90%。
这两种方式在分析信号的带宽时都可以采用，使用BW=0.5/Tr时，对设计的要求更高。
做信号完整性分析的目的就是确保这一带宽内各个频率成分的正弦波，都能够有效地从发送端传到接收端，在这个频率范围内的信号，对系统的设计都不会产生太大的影响。
3.3传输线理论
传输线就如同高速公路一样，高速公路需要双向的车道满足不同方向的行车需求，同样的对高速信号而言，需要两个通道来满足信号的传输和回流，这就是通常所说的信号路径与信号回流路径（也称信号参考路径）。传输线是一种简单的电气结构，由两个金属层及夹在两个金属层之间的电介质绝缘层组成。
在高速电路设计中，常用的两种传输线是微带线和带状线创业项目，微带线分布在PCB的最外层，一般只有一边有参考平面，带状线分布在内层，有两个参考平面。微带线在PCB的表面走线，信号的速度快于带状线，但是容易产生EMI干扰和串扰，带状线在参考平面的内层走线，信号速率相对微带线会慢一些，但对外界的辐射要小。
传输线的两根信号线，一个用作信号传输的路径，即信号路径，另一个用作信号回流的路径，即返回路径或参考路径。如图3-1所示：
图3-1：信号的传输路径与返回路径
在信号传输的过程中，信号是以电磁波的形式进行传播的，对于高速电路的理解，已经不能再用电路的“路”的思想去理解，而要用电磁场的“电”与“场”的理论去理解。高频信号在线路板上不是用电子的移动速度去传递的，而是用电磁场交替转换来传递的。在均匀介质中，电磁场会交替建立，一直沿着传输方向传播下去，在传播的过程中电磁场的强度会按照一定的衰减系数衰减，但不会改变电磁场的交替建立方式及传播方向。但当传输介质的物理特性发生变化时，电磁场的交替建立过程就不能顺利延续下去，电磁波就会改变其传输方式，对外的表现就是出现信号的反射和串扰，也就出现了信号完整性问题。电磁场在空间的传播及电磁空间分布如图3-2所示：
图3-2：电磁场在空间的传播及电磁空间分布
实际的传输线都是有损的，器件发送端的能量并不能全部被接收端无损地接收，传输线所带来的信号损耗主要包含阻性损耗、介质损耗、相邻耦合损耗、反射损耗和辐射损耗。在分析传输线损耗时，会出现一些错综复杂的问题，如趋肤效应、邻近效应、表面粗糙度、复介电常数、介质损耗、随频率变化的阻抗特性和时延特性等。
3.4信号的反射与端接
一个电气网络至少包含三个元素：驱动端、传输互连结构和负载。信号出现反射的原因是传输互连结构中出现了阻抗不连续点，致使信号在传输线上传输的某个点或某几个点处出现了瞬态阻抗不连续的地方。为了解决信号传输时的阻抗不连续和信号反射的问题，阻抗的匹配与端接技术应运而生。
根据电路结构的不同，匹配的具体方式可以分为：①串联匹配；②末端并联下拉电阻匹配；③末端并联上拉电阻匹配；④戴维南匹配；⑤AC匹配等，其结构如图3-3所示：
图3-3：常见的5种端接方法的结构
3.5信号的串扰
串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。这种干扰是由于两条信号线之间的耦合，即信号线之间的互感和互容耦合引起的，容性耦合引发耦合电流，而感性耦合则引发耦合电压。
串扰在信号的传输中是普遍存在的，在电路设计中，不可能消除串扰，只能尽可能地将它减小。为解决串扰问题硬件系统，可以从几个方面进行综合考虑：（1）增加走线间距，增大耦合的距离，减弱耦合的强度，耦合到相邻信号线上的能量会减少；
（2）尽量缩短信号线平行走线的耦合长度；
（3）尽可能增大信号的上升时间或下降时间，降低信号的有效带宽，减小高频信号所带来的影响，从而降低串扰的强度；
（4）合理采用端接匹配技术，减弱、消耗直至消除信号的反射，从而减弱信号的串扰强度；
（5）相邻信号层走线时，走线相互交叉；
（6）使信号线有一个良好的返回路径，降低返回路径的感抗，从而降低信号的波动，减弱信号对外的干扰强度。
3.6信号完整性分析中的时序设计
高速电路设计中所涉及的时序系统主要分为两类：源同步系统和共同时钟系统。源同步系统是指同步时钟由发送数据或接收数据的芯片提供；共同时钟系统的同步时钟既不是数据发送芯片也不是数据接收芯片提供的，而是由另外的时钟芯片提供的。
3.7S参数模型
S参数模型不考虑互连结构的具体形式，而是把互连结构看成一个黑盒子，信号的输入和输出是通过端口来实现的，仅通过端口处的能量就可以描述互连结构的行为特征。S参数是基于频域的行为级模型，可以使用VNA矢量网络分析仪进行测量。
常见的2端口网络S参数模型如图3-4所示，其中S11又称回波损耗（Return Loss），S21又称插入损耗（Insertion Loss）或正向传输系数。
图3-4：2端口网络S参数模型
S参数模型的数据存储为touchstone格式，如2端口网络的后缀是.s2p，n端口对应.snp。数据格式如图3-5所示：
图3-5：S参数的文件结构
3.8IBIS模型
IBIS（Input/OutputBuffer Informational Specifation）是用来描述IC器件的输入、输出和I/O Buffer行为特性的文件，是一个行为模型，是由器件内部的电气参数值构成的数据列表，通过这个数据列表，可以反映器件的开关速度和驱动能力等特性，并且可以用来模拟Buffer和板上电路系统的相互作用。
一般情况，IBIS模型包含以下信息，IBIS模型的文件结构如图3-6所示。在图的右半部分内容有[…]的是IBIS模型中的关键词；没有方括号的条目则代表子参数的标题。字符“Y”表明在IBIS模型中是必选项；而“N”则表明该内容在IBIS模型中为可选项。
图3-6：IBIS模型的文件结构
IBIS-AMI（AlgorithmicModeling Interface，算法模型接口）是在IBIS规范5.0以后，为解决高速串行仿真问题引入的概念。IBIS-AMI模型利用传统IBIS模型的V/I、V/t等参数，再通过AMI对预加重、均衡和时钟恢复等信号进行运算，从而在接收端得到一个“睁开”的眼图。
4.电源完整性（PI）分析方法
4.1PI分析概述
电源完整性研究的是电源分配网络（Power DistributionNetwork，PDN），包含电源的源头、供电模块VRM、PCB上的储能电容和去耦电容、PCB上的电源和地平面、芯片封装内的电源和地网络、Die上的电容。
在电源系统中，噪声是影响电源完整性的一个主要问题，明确了电源噪声的来源，就能在设计中尽可能地去避免。电源完整性的设计就是分析系统PDN，并从系统供电网络综合考虑，消除或减弱噪声对电源的影响。
为了在电源完整性分析中合理利用去耦电容处理电源的噪声，需要采用合适的电容组合。常见的几种如下。
（1）相同容值、相同封装的电容组合
当采用相同容值、相同封装的电容进行并联时，并未展宽低阻抗频带，只是在谐振频点处的特性阻抗值变小了。
图4-1：相同容值、相同封装的电容并联频率阻抗特性
（2）相同容值、不同封装的电容组合
当采用相同容值、不同封装的电容并联时，会展宽低阻抗频带。
图4-2：相同容值、不同封装的电容并联频率阻抗特性
（3）不同容值、不同封装的电容组合
当采用不同容值、不同封装的电容并联时，可以有效地展宽低阻抗频带。
图4-3：不同容值、不同封装的电容并联频率阻抗特性
（4）相同封装、不同容值的电容组合
当采用相同封装、不同容值的电容并联时，也可以有效地展宽低阻抗频带宽度。
图4-4：相同封装、不同容值的电容并联频率阻抗特性
4.2PI分析的目标
电源完整性设计的目标是把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，实时响应负载对电流的快速变化，并能够为其他信号提供低噪声的回流路径。
大部分数字电路器件，对电源波动的要求在正常电压的±5%范围内，电源之所以产生波动，是因为实际的电源平面总是存在阻抗，这样在瞬间电流流过时，就会产生一定的电压浮动。为了保证每个芯片都能够正常供电，就需要对电源的阻抗进行控制，即降低电源平面的阻抗。对于器件的供电系统来说，需要在一定的时间内，以恒定的电压向负载提供足够的电流。因此，保证足够低的电源目标阻抗，是实现电源完整性设计的唯一方法。
4.3PI分析的设计实现方法
电源噪声的主要来源有：VRM供电模块输出的噪声、走线的直流电阻与寄生电感、PCB上Core/IO逻辑状态跳变产生的噪声、电源与地平面谐振引入的噪声、邻近电源网络耦合的噪声和其他部件耦合的噪声等。电源完整性的设计可以从这些方面分别展开论述。
（1）电源供电模块VRM设计
电源供电模块VRM一般放置在电源入口处，电源的输出有一定的纹波，这个是由稳压芯片决定的，一般选好了稳压的芯片，这部分噪声就确定了。对于这部分噪声，一是选择噪声小的LDO或DC/DC，二是根据Datasheet进行详细的设计，抑制其噪声进入PDN网络，合理地布局和布线。
（2）直流压降及通流能力
需要关注走线、过孔和电源平面的通流能力。
（3）电源内层平面的设计
为了保证电源平面与地平面具有良好的电容耦合特性，一般将电源平面与地平面的距离控制在5mil以内，最大不能超过10mil；当有多个电源平面硬件系统，地平面较少时，应尽可能让主电源平面与地平面相邻，且不同的电源平面之间的距离尽量加大，防止平面间噪声的耦合。
注册会员查看全部内容……
限时特惠本站每日持续更新海量各大内部创业教程，年会员只要98元，全站资源免费下载
点击查看详情
站长微信：9200327
